深圳市力恩科技有限公司2025-04-05

隨著現(xiàn)代芯片技術的發(fā)展，器件集成度大幅度提升，各類數(shù)字器件的工作頻率也越來越高，信號沿已經(jīng)可以達到納秒級別甚至更小。數(shù)百兆赫茲(MHz)甚至吉赫茲(GHz)的高速信號對于設計者而言，需要考慮在低頻電路設計中所不需要考慮的信號完整性(Signal Integrity)問題。這其中包括延時、反射、串擾、同步開關噪聲(SSN)、電磁兼容性(EMC)高速電路：數(shù)字邏輯電路的頻率達到或超過50MHz，而且工作在這個頻率之上的電路占整個系統(tǒng)的1/3以上，就可以稱其為高速電路 高速信號：如果線傳播延時大于數(shù)字信號驅動端上升時間的1/2，則可以認為此類信號是高速信號 與信號本身的頻率相比，信號邊沿的諧波頻率更高，信號快速變化的跳變(上升沿或下降沿)可能引發(fā)信號傳輸?shù)姆穷A期結果。如果傳輸時間大于上升或下降時間的1/2，那么信號在改變狀態(tài)之后，來自接收端的反射信號將到達驅動端，若該反射信號很強，疊加的波形就有可能改變邏輯狀態(tài)。

本回答由 深圳市力恩科技有限公司 提供